Terasic - Phased Out - Main Boards - Altera DE0 Board
The DE0 combines the Altera low-power, low-cost, and high performance Cyclone III FPGA to control the various features of the DE0 Board. The DE0 Development Board includes software, reference designs, and accessories required to ensure the user simple access in …
FPGA - DE0上手准备工作 - CSDN博客
Sep 12, 2013 · DE0搭载了Altera Cyclone III 系列中的EP3C16 FPGA，可提供15,408 LEs(逻辑单元)以及346 I/O，此外，DE0开发版还搭配了丰富的周边装置，可适用于大学或专科学校的教学课程，并足供开发复杂的数位系统。
- [PDF]
Altera DE0 Board
tutorial Getting Started with Altera's DE0 Board. This tutorial is found in the user_manaul folder on the DE0 System CD-ROM. The user is encouraged to read the tutorial first, and to treat the information below as a short reference. The DE0 board contains a serial EEPROM chip that stores configuration data for the Cyclone III FPGA.
Terasic - 母板 - Cyclone III - Altera DE0 多媒体开发平台
DE0搭载了Altera Cyclone III 系列中的EP3C16 FPGA，可提供15,408 LEs(逻辑单元)以及346 I/O，此外，DE0开发版还搭配了丰富的周边装置，可适用于大学或专科学校的教学课程，并足供开发复杂的数位系统。
- [PDF]
Altera DE0 Board
the DE0 board. For communication between the host and the DE0 board, it is necessary to install the Altera USB Blaster driver software. If this driver is not already installed on the host computer, it can be installed as explained in the tutorial Getting Started with Altera's DE0 Board .
Altera之DE0开发板的使用小记——驱动的安装和Control_panel的 …
May 29, 2012 · 这个是基于de0开发板的一个考试设计，做的是四位抢答器。 适合初学者和考试设计的人下载 使用 ，本程序经测试，下载到 DE0 上就可以显示和 使用 。 如需要设计报告，请留言。
DE0使用说明中文.pdf 51页 - 原创力文档
Sep 17, 2017 · 11 第3章. de0 控制面板 de0 开发板包含一个用于方便用户通过 pc 机访问开发板上各种器件资源的控制面板软件。 主机通过 usb 连接和开发板通信。
Terasic - 母板 - Cyclone IV - Altera DE0-Nano 开发平台
DE0-Nano 展示了一个紧密型的 FPGA 开发平台，适用于诸如自动控制装置和便携式项目的原型电路设计.该平台采用了有着 22,320 个逻辑单元（LEs）的 Cyclone IV 芯片实现了尽可能的简易设计。. DE0-Nano 有着的一系列接口，包括 2 个可用于扩展的外接的 GPIO 在内，板载的 ...
DE 系列母板 - Cyclone - DE0-Nano-SoC Kit/Atlas-SoC Kit - Terasic
DE0-Nano-SoC 开发平台拥有以Altera SoC FPGA为主轴的强大的硬件设计平台，结合了业界领先最新的可编程序逻辑的嵌入式双核心Cortex-A9以满足终极设计的灵活性。. 使用者现在可尽情的运 用这个搭配了高性能和低功率处理系统的可重构性力量强大的平台开发更多的设计 ...
The DE0-Nano ADC Controller IP Core manages and controls the signals between the ADC and FPGA, and provides the user with the converted values. The core is usable in both hardware-only and software-controlled versions.
- Some results have been removed